PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03048334 A

(43) Date of publication of application: 01 . 03 . 91

(51) Int. CI

G06F 9/32 G06F 9/32

(21) Application number: 01182174

(71) Applicant:

ADVANTEST CORP

(22) Date of filing: 14 . 07 . 89

(72) Inventor:

KATO YOSHIAKI


(54) INSTRUCTION FETCHING SYSTEM

(57) Abstract:

PURPOSE: To effectively utilize a high speed CPU by inputting maximum instruction word length from plural latch circuits based upon a fetching address whose number of bits is small to fetch an instruction.

CONSTITUTION: Plural instructions are read out from a main memory 13 and latched by a latch circuit 16, an instruction is fetched from the latch circuit 16 based upon a fetching address and the succeeding instruction is also fetched from the latch circuit 16. Thereby, the number of bits for the fetching address can be reduced, fetching address operation can be executed within a time shorter than the time required for memory address operation and reading from the latch circuit 16 can be executed within a time shorter than that required for reading from the main memory 13. Consequently, the high speed property of the CPU 11 effectively is utilized.

COPYRIGHT: (C)1991,JPO&Japio



19日本国特許庁(JP)

m特許出願公開

平3-48334 ⑫公開特許公報(A)

Sint. Cl. * G 06 F 9/32 識別記号

母公開 平成3年(1991)3月1日

3 1 0 3 5 0

7361-5B 7361-5B

庁内整理番号

審査請求 未請求 請求項の数 1 (全6頁)

命令フエツチ方式 会発明の名称

> 頭 平1-182174 ②特

> > **養**昭

29出 類 平1(1989)7月14日

明者 加藤 個発

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

卜内

株式会社アドバンテス の出 願 人

東京都練馬区旭町1丁目32番1号

の代 理 人 弁理士 草 野

1. 発明の名称

命令フェッチ方式

2.特許請求の範囲

(1) 可収長命令が記憶されたメインメモリから 命令をフェッチする命令フェッチ方式において、

入力されたメモリアドレスから複数命令が含ま れる連続する複数アドレス分だけ上記メインメモ りを放み出す手段と、

その読み出された各アドレスの内容がそれぞれ らっチされる複数のラッチ回路と、

フェッチ用アドレスに応じてその複数のラッチ 国路を選択して命令を取出すマルチプレクサと、

そのマルチプレクサより取出された命令中のワ ード型と現在のフェッチ用アドレスとから次の命 令に対するフェッチ用アドレスを演算して上記マ ルチプレクサへ供給するフェッチ用フドレス演算 部と、

上記マルチプレクサより取出された命令中のワ ード型と現在のメモリアドレスとから次の命令に 対するメモリアドレスを演算して上記入力された メモリアドレスとするメモリアドレス演算部と、

を具備する命令フェッチ方式。

3.免明の詳細な説明

「産業上の利用分野」

この発明は可変長命令が記憶されたメインメモ りから自会をフェッチする命令フェッチ方式に関 tz.

「従来の技術」

可変長命合は1命合が例えば1ワードの場合、 2 ワードの場合、3 ワードの場合(1 ワードは例 えば16ピット)があり、メインメモリに例えば 第4図に示すように、ワードアドレスで1ワード の命令のがアドレス100に、2ワードの命令② がアドレス101、102に、2ワードの命令⑤ がフドレス103.104に、3ワードの命令④ がアドレス105、106、107にそれぞれ起 性されている。このようになっているため、命令 をフェッチし、その命令内のワード型を調べない と次の命令のアドレスを決めることができない。

.従って従来においては第5図に示すようにアドレ ス100をアクセスし、命令①をフェッチし、そ の命令ののワード型を調べ、そのワード型1を引 在のプログラムカウンタの値100に加算し、そ の結果得られた次の命令のアドレス101により メインメモリをアクセスし、その命令②をフェッ チし、その命令②のワード型を調べ、そのワード 型2をプログラムカウンタの値101に加算し、 その結果得られた次の命令のアドレス103でメ インメモリをアクセスする。このように従来にお いては1つの命令をフェッチするためにアドレス 計算に1サイクルと、メモリアクセスに1サイク ルとの2サイクルを必要としていた。このためC PUが高速で1命令を1サイクルで実行できても、 命令フェッチに2サイクルかかってしまい、CP Uの高速性を有効に利用できない。

「課題を解決するための手段」

この発明によれば入力されたメモリアドレスから複数命令が合まれるように連続する複数アドレス分がメインメモリから読み出され、これら読み

もはるかに短い時間で行うことができる。またラッチ回路から命令をフェッチし、しかもラッチ回路には複数の命令がラッチされているため、ラッチ回路よりフェッチした命令のワード型を用いてメモリアドレスの演算を行っている間に、その前に演算したメモリアドレスでメインメモリをアクセスすることができる。

「実施例」

第1四にこの発明の実施例を示す。CPU11 内のメモリアドレス演算部12により演算されたメモリアドレスMA19~MA0によりメインメモリ13がアクセスされ、メインメモリ13から読み出された命令はCPU11内の命令レジスタ14にフェッチされる。命令レジスタ14内の命令中のワード型とプログラムカウンタ15にセットされると共にプログラムカウンタ15にセットされる。

出された各アドレスの内容は複数のラッチ回路に それぞれラッチされ、フェッチ用アドレスに応じ てこれら複数のラッチ回路がマルチブレクサで選 沢されて命令が取り出され、その取出された命令 中のワード型と現在のフェッチ用アドレスがフェッチ 用アドレス演算部で演算されてマルチブレクサへ (供給され、またマルチブレクサから取出されたの 命令に対するメモリアドレスがメモリアドレス演算 質部で演算される。

「作 用」

メインメモリから1回に複数命令分換み出されてラッチ国路にラッチされ、そのラッチ国路からフェッチ用アドレスで命令をフェッチし、次の命令のフェッチもラッチ国路から行われ、従ってフェッチ用アドレスの資算はメモリアドレスの演算はメモリアドレスの演算より知時間で行うことができ、かつラッチ国路からの読み出しはメインメモリからの読み出しより

この発明ではメインメモリー3にメモリアドレスが供給されると、複数の命令が含まれるように連続する複数のアドレスが同時に読み出され、これら読み出された各アドレスの内容は複数のラッチ回路 1 6 にラッチされる。マルチブレクサ 1 7 がフェッチ用アドレスドA2~FA0により制御されて、ラッチ回路 1 6 が選択されて命令が命令レジスタ 1 4 にフェッチされる。命令レジスタ 14 にフェッチされる。命令レジスタ 14 にフェッチ 15 の出力の下位 3 ピットとがフェッチ用アドレスドA2~FA0が演算される。

この実施例では最も長い命令が4ワードの場合で、メインメモリ13から1度に必ず2命令が統み出されるように連続する8アドレス分が統み出される。つまり最大命令誘長の2つ分以上の連続するアドレスが統み出される。このため第2図に示すよにメインメモリ13はアドレス0+n16、アドレス2+n16、・・アドレスF+n16

の16プロックに分割され、アドレス0+n16のプロックとアドレス8+n16のプロックの各出力倒はラッチ回路16。に接続され、アドレス1+n16のプロックとアドレス9+n1.6のプロックの各出力側はラッチ回路16。に接続され、以下同様に8アドレス離れた2プロックの各出力側がラッチ回路16。~16、にそれぞれ接続される。

メモリアドレスMA19~MA0中の下位 4 ピットMA3~MA0はデコーダ21へ供給され、デコーダ21の出力によりその4 ピットMA3~MA0の値から連続する 8 ブロックが選択される。例えばピットMA3~MA0がアドレス0 であれば、アドレス0+ n 1 6 のブロックが選択され、ピットBA3~MA0がアドレス4であればアドレス4+ n 16 のブロック乃至アドレスB+ n 1 6 のブロック乃至アドレストナn 1 6 のブロック及びアドレス0+ n 1 6

のブロック乃至アドレス 4 + n l 6 のブロックが 選択される。

メモリアドレスの上位ピットMA19~MA4 でアドレス8+ml6のブロック乃至アドレスP + n l 6のブロックが直接アクセスされ、上位ピ ットMA19~MA4を補正回路22を通したも のでアドレス0+al6のブロック乃至アドレス 7+L6nのブロックがアクセスされる。補正図 路22はメモリアドレス中のピットMA3が"0" の時は上位ピットMA19~MA4をそのまま選 进し、ピットMA3が"1"の時は上位ピット MAI9~MA4に1を加わえる。つまり、下位 ピットMA3~MA0のアドレスが9以上の場合 で、デコーダ21の出力による8ブロックの選択 が、アドレス8+nl6のブロック乃至アドレス P+nl6のプロックの領域で不足して更にアド レス0+nl6のブロック乃至アドレス7+n16 のプロックの領域を加える場合はメモリアドレス MA19~MA4K+1してアドレス0+n16 のブロック乃至アドレス7+nl6のブロックを

アクセスする.

このようにしてメモリアドレス中の上位ビット MAI9~MA4によりアクセスされた16のア ドレス中のデコーダ21の出力により選択されて いる8つのブロックの出力がラッチ回路16。~ 16、にそれぞれラッチされる。

ラッチ国路 1 6。~ 1 6。の各出力制は二つのマルチプレクサ 1 7 a。 1 7 b にそれぞれ接続されている。命令フェッチの時はマルチプレクサ23はB側を選択し、フェッチ用アドレス F A 2 ~ F A 0 がマルチプレクサ制御部 2 4 はフェッチ用アドレス F A 2 ~ F A 0 から酸大命令語長、例えば 4 ワード分をラッチ回路 1 6。~ 1 6。から選択し取出すようにマルチプレクサ 1 7 a。 1 7 b を制御する。例えばフェッチ用アドレス F A 2 ~ F A 0 かその場合、ラッチ回路 1 6。 1 6。の各内容をそれぞれマルチプレクサ 1 7 a。 1 7 b から取出した後、ラッチ回路 1 6。 1 6。の各内容をそれぞれマルチプレクサ 1 7 a。 1 7 b から取出

す、フェッチ用アドレスドA2~FA0が6の場合は、ラッチ団路16。、16、の各内容をそれぞれマルチプレクサ17a、17bから取出した後、ラッチ団路16。、16、の各内容をそれぞれマルチプレクサ17a、17bから取出す。このようにしてフェッチ用アドレスドA2~FA0により指定された命令がマルチプレクサ17a、17bを通じてラッチ団路16。~16、からフェッチされてCPU11に供給される。

なお実行中の命令に含まれるデータによりアドレス指定されてメインメモリ 13を読み出す場合はそのアドレスMA19~MA0中のピットMA19~MA4によりメインメモリ 13がアクセスされ、ピットMA3~MA0がデコーダ 21~供給される、ピットMA2~MA0がマルチプレクサ23のA側を過じてマルチプレクサ割御値 24~供給される。

上述したように構成されているため、例えば第 4図に示したメインメモリ13から命令をフェツ チする場合、第3図に示すように動作させること

特間平3-48334 (4)

ができる。つまり最初の命令をメモリからフェッ チするCPUサイクル1でメモリアドレス100 をアクセスし、CPUサイクル1の終りでフェッ チ用アドレスOにより命令①をフェッチし、CP Uライクル2でその命令①のワード型1を用いて 次の命令のメモリアドレスとフェッチ用アドレス との各演算が行われる。フェッチ用アドレスは3 ピットの演算であり短時間で行われ、フェッチ爪 アドレスは1となり、これによりラッチ国路16 がアクセスされ、CPUサイクル2の終りで命令 ②がフェッチされると共にメモリアドレスの計算 結果101が確定することによりメインメモリ13 がCPUサイクル3でアクセスされ、これと共に フェッチした命令②のワード型2により次の命令 のメモリアドレス及びフェッチ用アドレスの各領 堂が行われる。フェッチ用フドレスは短時間で3 となり、これによりラッチ回路16がアクセスさ れ、CPUサイクル3の終りで命令①がフェッチ されると共にメモリアドレスの計算結果103が 確定し、CPUサイクル4でメインメモリ13が アクセスされ、これと共にフェッチした命令③の ワード型 2 により次の命令のメモリアドレス及び フェッチ用アドレスの各演算が行われる。

このようにラッチ四路 1 6 には複数の命令がラッチされてあり、これを選択するためのフェッチ用アドレスの演算より短時間で行うことができるため、1 サイクルで次の命令をラッチ回路 1 6 からフェッチすることができ、またメインメモリの、フクセスと、次のメモリアドレスの演算とを同ーサイクルで行うことができ、結果として1 サイクルで命令のフェッチを連続的に行うことができる。「発明の効果」

以上述べたようにこの発明によればメモリアドレスにより複数の命令を含む連続した複数のアドレスを読み出し、これらを複数のラッチ回路にラッチし、これら複数のラッチ回路からピット数が少ないフェッチ用アドレスにより最大命令語長分を取込むことにより命令をフェッチするものであるため、次のフェッチ用アドレスを短時間で演算


し、このフェッチ用アドレスで次の命令を複数の
ラッチ回路からフェッチするものであり、このた
めメモリアドレスの資菓を行うと我に、その直前
に資菓したメモリアドレスでメインメモリを判時
にアクセスすることができ、1サイクルで1命令
のフェッチが可能であり、1サイクルで1命令を
実行する高速のCPUを祈効に利用できる。

4. 図面の簡単な説明


第1回はこの発明の実施例を示すプロック図、第2回はその要部の具体例を示すプロック図、第3回はこの発明の動作の具体例を示すタイムチャート、第4回は可変長命令を記憶したメインメモリの例を示す図、第5回は従来の命令フェッチ方式の動作例を示すタイムチャートである。

特許出職人 株式会社アドバンテスト 代 理 人 草 野 卓

か 1 図



か 2 図



排開平3-48334(6)

